TSMC accélère la conception de puces IA avec l’IA et des collaborations solides
- ARKTechNews
- 1 oct.
- 2 min de lecture
Taiwan Semiconductor Manufacturing Company (TSMC) innove dans le domaine de la conception de puces pour l’intelligence artificielle, en combinant des logiciels de conception électronique (EDA) alimentés par IA, l’approche “multi-die” (multi-chiplets) et des processus de gravure avancés. Objectif : gagner du temps, améliorer l’efficacité énergétique, et répondre aux exigences croissantes du secteur IA.
L’efficacité énergétique comme priorité
TSMC annonce vouloir accroître d’environ 10 fois l’efficacité énergétique des puces destinées à l’IA. Ce besoin s’impose dans un contexte où certains serveurs d’IA peuvent consommer jusqu’à 1 200 watts dans des tâches intensives, une consommation hors normes pour les centres de calcul.
IA‐EDA et réduction drastique du temps de design
Pour atteindre ces objectifs, TSMC collabore étroitement avec des sociétés telles que Synopsys et Cadence. Ces partenaires proposent des outils EDA assistés par intelligence artificielle qui ont déjà démontré leur capacité à exécuter certaines tâches complexes de conception beaucoup plus rapidement que les ingénieurs humains. Un exemple concret : une tâche de conception qui auparavant demandait deux jours peut maintenant être réalisée en cinq minutes grâce à ces outils.
Usage des chiplets et packaging multi-die
Un autre axe central est l’usage de chiplets (petits modules de puces utilisant des technologies différentes) assemblés dans un seul boîtier (package). Cette approche permet d’optimiser les performances, la consommation d’énergie et la flexibilité, en adaptant la conception selon les besoins du produit.
Nouveaux flux de conception et processus de gravure
Les collaborations avec Synopsys et Cadence ne se limitent pas aux outils IA ; elles couvrent aussi les flux de conception complets (“flows”) pour les nœuds technologiques avancés de TSMC, notamment N2, N3P, A16 etc. Cadence a publié des flux certifiés pour ces nœuds, avec des fonctionnalités comme l’automatisation de correction des violations de règles de conception, pour accélérer les phases de “design closure”.
Limites et défis restants
Malgré les progrès, certains obstacles restent. L’un des principaux est lié aux limites physiques : le transfert massif de données entre chiplets ou entre dies dans un même package pose problème, surtout via des connexions électriques traditionnelles. TSMC mentionne l’optique comme une solution potentielle, mais celle-ci doit devenir fiable à grande échelle pour les centres de données.
Il y a aussi la question de la validation : bien que les outils montrent des résultats prometteurs, il reste à confirmer leur performance dans des produits commerciaux finaux, en conditions réelles, avec contraintes de chaleur, d’énergie, etc.
#TSMC #IAEDA #chiplets #efficacité_énergétique #reducedesign_time #Synopsys #Cadence #processustech #packaging #innovation
Sources :
